

データ駆動原理による図的言語処理体系 に関する研究

西川 博昭

大阪大学工学部 助手

1. まえがき

本研究の目的は、現在最も自然な処理方式と考えられるデータ駆動原理を核にして、非常に高位の仕様記述から、安全な高度並列処理プログラムを直接的に生成し、高度並列実行できる、一貫した図的言語処理体系を確立することにある。

本稿では、この研究の一環として進めてきた、① 図的データ駆動言語による分散アルゴリズムの研究、および、② VLSI 向きデータ駆動プロセッサシステムの研究、③ 図的言語処理体系によるソフトウェア環境の研究に関する主要な成果について報告する。

2. 図的データ駆動言語による分散アルゴリズムの研究

2-1 分散アルゴリズムの重要性

本研究に限らず、いわゆる高度な並列処理の実現には、並列あるいは分散型のアルゴリズムの開拓が重要である。例えば、図1に示すエラトステネスの篩による素数生成法は、分散アルゴリズムの典型として古くから知られていた。しかし、この種のアルゴリズムの高度並列処理構造を活用して効果的に実行できる処理機械が存在しなかったため、このような分散アルゴリズムおよびその実現法の探索は決して十分に行われていない現状にある。

しかしながら、分散アルゴリズムは、図1の例にも見られるように、実行時の動的なプロセス生成によって、非常に大規模なマルチプロセッサシステムに対しても、十分な高度並列処理性を生成するので、その実行方式の確立は、今後の高度並列処理方式の発展に極めて重要な意義を持っている。

このようなアルゴリズムは一般に、並列プロセスの実行構造から見れば、データの部分構造に関して、多数のプロセスの半順序集合を生成する。従って、個々のプロセス内の静的な並列性と共に、実行時に動的に生成される多数のプロセスおよび入力ストリーム間の同時並行・パイプライン形の並列性を活用すれば、極めて高度な並列処理が実現される。

2-2 図的データ駆動言語による分散アルゴリズムの実現法の研究

本研究では、実行時に生成される多数のプロセス間での、動的な半順序性を副作用が生じない高度並列処理構造として定義するために、筆者らが既に提案した、厳密な理論的根拠を持つ中間言語 D³L (Diagrammatical Data-Driven Language; D³L)^{(1), (2)} を拡張し、分散アルゴリズムの記述法を確立することを当面の目標とした。D³L は、履歴依存性を含む並列処理を、半順序性を持つデータ従属構造上のトークン流に関するデータ駆動原理によって、記述する図的な中間言語




図1 分散アルゴリズムの例 (エラトステネスの篩)

である。即ち、D³Lプログラムは、① 接続、選択、再帰および履歴依存処理に限定した処理構造を用いて、処理の半順序性を保証し、② 世代・カラー概念を伴うトークン流による動的データ駆動原理に基づき、副作用が生じない高度並列処理構造を表現するものである。

この言語は、N-Queen問題のように単純な分割統治型のアルゴリズムの高度並列処理性を、並列再帰構造によって、動的に生成・消費される本構造として極めて自然に表現する能力を持っていた。しかし、この中間言語は、分散アルゴリズムのように、相互依存性を持つ動的なプロセスの生成を実行時に必要とする高度並列処理構造を表現できなかった。即ち、D³Lでは、単に再帰構造をスタックの内容で表現する手段に限られていたために、分散アルゴリズムに見られる、動的に生成されるプロセス間の相互依存性を定義できないという制約があった。また、図1の例のように単に前進的にプロセスを生成するだけでなく、実行時にプロセスの消去を伴う、より一般的な分散アルゴリズムの表現には、プロセスとそのデータ従属性の動的な生成のみならず、これらの消費の規約も必要であった。

従って、分散アルゴリズムの実行構造をデータ駆動原理を用いて副作用なく定義するには、そのトークンの集合に関数自身の値を導入すると共に、このトークンを、実行時の生成・消費を可能とする動的な構造として捉える必要がある。本研究では、このような構造の実現法として、いわゆるストリームの概念を導入したD³L-S (D³L incorporating stream) を提案⁽³⁾し、このような分散アルゴリズムの記述法の基礎を確立した。図2にその記述例の一部を示す。




図2 D³L-Sによるエラトステネスの篩の記述の例

3. 流れ形処理方式によるデータ駆動型プロセッサシステム

3-1 VLSI 向きデータ駆動原理の実現法の考察

D³L-Sプログラムの超分散形実行は、通常のデータ駆動実行と同様に、① 入力または処理結果データ・ストリーム群の中から、処理可能なデータの組を選びだすこと、および、② これらのデータ・ストリームの組に、実行すべき処理を指定して、データ処理機能に送出すること、などの機能をいかに効果的に実現するかという問題に帰着する。

特に、D³L-Sの効果的な実行には、その高度並列処理性が動的なプロセス生成を基礎にしていることから理解されるように、プログラムおよびデータ・ストリームを実行時に動的に供給・消費する方式が非常に重要となる。一方、このようなデータ駆動形処理機能をVLSIとして実現する際には、単一の処理システム内に記憶可能なプログラムおよびデータ量をできるだけ大きくできるように、考慮する必要がある。

D³L-Sにおける記憶を伴う処理機能については、既にD³Lについての実験的検討から、① プログラム供給および履歴依存処理の実行時に活性化される命令およびデータ量が、プログラムおよび履歴全体の記憶量に比べて平均的に小さいこと、ならびに、② 命令・履歴（群）の先取り制御が容易なこと、などの特徴が明らかにされていた。

従って、D³L-Sによるプロセッサを1チップ化する場合には、これらの特徴を活用し、プログラム・データ供給能力を高く維持しながら、実効的な記憶容量を可能な限り大きくする方式の導入が必要である。

3-2 VLSI 向きデータ駆動プロセッサシステムに関する研究

前述の要件を満足する動的データ駆動アーキテクチャの基本構成例を図3に示す。

図3の上部は、関数処理モジュール(FP)、オペランド生成部(OG)、および、オペランド対生成部(PG)からなる環状パイプラインであり、この部分は、通常のデータフロー処理方式と同様に、活性化された命令・データ(組)を高度並列に処理する。

一方、図3の下部には、プログラム記憶(PS)とデータ記憶(DS)とからなる不活性部および、活性化された命令・データを供給するインタフェイス機能を持つ、命令プール(IP)とデータプール(DP)とが示されている。

不活性部は、データおよびプログラムの記憶量を拡大するために、活性部とは別のVLSIチップ上におくことを当然想定しなければならない。従って、不活性部からのデータ流量を極小化するため、実行形式のプログラムおよびデータは、可能な限り圧縮した形式で、不活性部に格納する方式が望ましい。

本研究では、活性部への命令・データ供給能力が隘路とならないように、先に述べたIPおよびDPを、一種の機能的なキャッシュ記憶として実現するデータ駆動型実行制御方式を提案した⁽⁴⁾。即ち、この方式では、圧縮された命令・データ形式から、前進的なパイプライン形処理によって、活性部の処理進行に先行して命令・データパケットを生成し供給する機能が実現されている。

さらに、このようなアーキテクチャに基づくVLSI向きデータ駆動プロセッサシステムは、その第一次試作版であるQ-pおよび5つのカスタムVLSIによる1ボード型データ駆動プロセッサQ-V1の完成によって、その潜在的処理性能の実証が可能な段階に達している。VLSI化に関する予備的評価結果は参考文献に譲るが、これによると、40 MOPS (Mega Operations per Second)/チップを越える処理能力が発揮されることが確認されている⁽⁴⁾⁻⁽¹³⁾。

4. 図的言語処理体系によるソフトウェア環境の研究

4-1 新しいソフトウェアパラダイムの着想

利用者が、自己の知識領域に属する、特定の問題の解決を考える場合、その問題領域に固有な記述法を用いてまず問題の解決を試行し、更に専門領域の知識を加えて、解決法を次第に洗練化できるような環境が準備されることが極めて重要となる。仮にこの問題の解決に何らかの情報処理システムが必要であっても、問題解決法の記述に、その処理システムのアーキテクチャが当初から全面的に反映することは決して望ましいことではない。

本研究の最大の特徴は、従来のソフトウェア体系の基本的問題が、高位プログラミング言語から仕様記述水準の言語に至るまで、全て最下位の処理機械の実行形式の本質をそのまま反映させたことに起因していることに着目して、仕様記述手法と処理実行方式とを完全に独立させ、利用者に快適な仕様記述環境の提供を図ると同時に安全かつ効率的な実行方式を追及し、さらに仕様記述から直接的かつ効果的に実行可能なプログラムに変換する手法を導入し、新しい統合的なソフトウェア体系を着想している処にある。

超高位図的言語の表現形式およびその変換手法の検討に関しては、さしあたり、図的な仕様記述形式が、従来から定着している応用分野を対象として取り上げた結果、構造表現である信号流れ図、動作表現である状態遷移図のいずれもが、非手続き的な超高位の要求機能の表現法として有望であるとの結論を得ると共に、これらの記述が、D³L-S 水準の実行可能なプログラムに機械的に変換可能であるという見通しを得た。

更に、これらの変換手法の検討では、① 副作用の有無を検出する検証性、のみならず、② 超高位図的言語記述に内在する高度並列処理性の保存、③ 断片的な機能仕様の自由な合成を可能とする加法性、が保証されることが明らかになった。従って、本処理体系では、いわゆるトップダウン形のプロトタイピング手法が適用可能であり、階層構造化、モジュール化、段階的詳細化などのプログラミング作業における試行錯誤的な人間の思考様式に合致した仕様記述方式が、自然な形式で実現されることがわかった⁽¹⁴⁾。

さらに、この方法の拡張の可能性を検討した結果、定義・解釈が必ずしも厳密ではないが、ユーザの直感的理解を助け問題を定式化する上で重要な役割を果たす一般的なブロック図や、一般的なシーケンス図からもデータ依存図式が誘導可能であるという見通しを得て、真にユーザフレンドリな超高位図的言語処理システムを構築する努力を続けている⁽¹⁵⁾。

5. あとがき

本稿では、データ駆動原理による図的言語処理体系に関する研究成果として、図的データ駆動言語による分散アルゴリズムの研究、VLSI 向きデータ駆動プロセッサシステムの研究、および、図的言語処理体系によるソフトウェア環境の研究について報告した。

本報告からわかるように、一貫した図的言語処理体系の実現には未だ研究を要する課題が少なくないが、本稿に述べた基礎的な研究成果に基づき、ソフトウェア・ハードウェアを統合した統合的な処理体系の研究を進めていきたいと考えている。

謝 辞

高柳先生および財団からの御支援によって、国際会議への出席・論文発表をはじめ、国内外の数多くの研究者との議論の機会が与えられたが、このような研究推進の強力な支援にもまして、独創的な研究として助成を受けた誇りは、研究を進める上で何物にも代えがたい心の支えとなった。心から御礼を申し上げます。次第であります。

本研究のうち、データ駆動プロセッサシステムに関する部分は、Q-p 開発プロジェクトおよび Q-v1 開発プロジェクトの成果に大きく依存している。関係各位に深く感謝いたします。

末筆ながら、日頃から御指導頂く大阪大学工学部情報システム工学科教授寺田浩詔先生に衷心から感謝いたします。

参考文献

- (1) 西川、寺田、他：“トークンフローモデルによるデータ駆動形交換方式の一検討—トークンフローシミュレータの構成法—”、電子情報通信学会第3回交換・情報ネットワークワークショップ予稿集、他1件 pp.115-122 (1987-02).
- (2) 許、柳、西川、寺田：“流れ形処理概念に基づく高度並列連想処理方式の一検討”、情報処理学会マイクロコンピュータ研究会資料 44-5 pp.1-10 (1987-03).
- (3) 寺田、西川、岩田、岡本、宮田、小守、嶋：“VLSI 向きデータ駆動プロセッサ:Q-x”、電子情報通信学会論文誌 (D)、J71-D、8、pp.1383-1390 (1988-08).
- (4) H. Nishikawa, H. Terada, K. Komatsu, S. Yoshida, T. Okamoto, Y. Tsuji, S. Takakura, T. Tokura, Y. Nishikawa, S. Hara, and M. Meichi: “Architecture of a one-chip data-driven processor:Q-p”, Proc. of 16th Int'l Conf. on Parallel Processing pp.319-326 (Aug.1987).
- (5) H. Terada, H. Nishikawa, K. Asada, S. Matsumoto, S. Miyata, S. Komori and K. Shima: “VLSI design of a one-chip data-driven processor:Q-v1”, Proc. of Fall Joint Computer Conference (FJCC '87) pp.594-601 (Oct.1987).
- (6) H. Terada, H. Nishikawa, K. Asada, T. Okamoto, S. Miyata, H. Asano, T. Tokura, M. Simizu, S. Hara, S. Komori and K. Shima: “Design philosophy of a data-driven processor:Q-p”, Journal of Information Processing, Vol.10, No.4, pp.245-251 (Apr.1988).
- (7) 小守、高田、田村、浅井、山崎、嶋、西川、浅田、寺田：“巡回バイブライン方式データ駆動形プロセッサの性能評価方法の一提案”、電子情報通信学会論文誌 (D)、J71-D、8、pp.1553-1559 (1988-08).
- (8) K. Komori, H. Takata, T. Tamura, F. Asai, T. Ohno, O. Tomisawa, T. Yamasaki, K. Shima, H. Nishikawa and H. Terada: “A 40 MFLOPS 32-bit floating-point processor”, Proc. of International Solid State Circuit Conference (Feb.1989).
- (9) H. Takata, S. Komori, T. Tamura, F. Asai, T. Tokuda, K. Shima, H. Nishikawa and H. Terada: “A 100 mega-access matching memory for a data-driven microprocessor”, Proc. of VLSI circuits Symposium 9-5 pp.123-124 (May 1989).
- (10) 田村、小守、高田、浅井、徳田、西川、寺田：“バッファリング機能を有するバイブライン演算処理機構”、電子情報通信学会コンピュータシステム研究会資料、CPSY-65, pp.57-62 (1988-12)
- (11) 西川、寺田、他：“データ駆動形プロセッサのプログラム記憶方式に関する一提案”、情報処理学会並列処理シンポジウム予稿集、他3件 pp.85-90、pp.227-233、pp.281-288、pp.329-334 (1989-02).
- (12) 寺田、西川：“VLSI 向きデータ駆動形プロセッサ:Q-x”、コンピュータ・サイエンス誌 bit 別

- 冊『並列コンピュータ・アーキテクチャ』、pp.104-113、共立出版 (1989-03).
- (13) 田村、小守、高田、浅井、徳田、福原、嶋、西川、寺田：“自己同期バイフライン方式を用いた32b、40MFLOPS浮動小数点演算プロセッサ”、電子情報通信学会集積回路研究会、ICD89-9、pp.9-14 (1989-04).
- (14) 西川、寺田、他：“超高位関的言語処理システムにおける利用者支援環境の一実現手法”、電子情報通信学会データフローと並列処理時限研究会第2回データフローワークショップ予稿集、他6件 pp.41-56、pp.65-72、pp.279-310 (1987-10).
- (15) 西川、寺田：“視覚的プログラミング環境”、情報処理、30,4、pp.354-362 (1989-04).