

# シリコン／ガリウムヒソ光集積回路素子に関する研究 - 格子不整合ヘテロエピタキシとマテリアルインターコネクション -

酒井 士郎  
徳島大学  
工学部電気電子工学科 教授

## 1 はじめに

シリコンは、「半導体」という言葉と、ほとんど同意語となる程度にまで開発が進んでいるが、その限界を指摘する人は以然として少なくない。その弱点の一つは、発光の機能が無い点である。そこで最近、シリコンとIII-V族半導体を組み合わせ、この弱点をカバーしようとする研究が進んでいる。この技術は、光インターコネクション、光機能素子など、多くの新しいデバイスを可能にするものである。それらが可能にするであろうすばらしい未来技術を実現する上で、Si上に作製された発光素子はキーデバイスの一つである。

発光という点以外にも、シリコンの上にGaAsなどのIII-V族半導体を形成することは、シリコンの大面积、低熱抵抗の有効利用という観点からも興味深い。高集積度GaAs系IC、高出力レーザ、パワーFETやショットキーダイオードなどでは、バルクGaAs基板上に作製された素子の性能を上回る特性がSi上で期待できる。

このような素子作製の基礎となるのが、シリコンとIII-V族半導体を融合させるためのマテリアルインターコネクション技術である。この実現のためには、全く性質の異なる半導体結晶を組み合わせるといふ特殊な技術が必要である。しかし、この技術は、単にシリコン上GaAsにとどまらず最近話題になっている窒化物青色発光素子の実現にも大きく貢献している。この論文では、本研究者がこれまでに進めてきた格子不整合ヘテロエピタキシーについて述べ、「シリコン上GaAs」と「窒化物青色発光素子」との類似性について言及したい。

## 2 マテリアルインターコネクション技術

図1は、これまでに提案されたマテリアルインターコネクション技術の、手法、可能な応用範囲、特長、欠点をまとめたものである。





	ELVIC	ELO	WAFER BONDING	III-V on Si EPITAXY
構造				
応用	OEIC 3D IC	OEIC 3D IC POWER DEVICES	SOLAR CELLS GaAs IC's POWER DEVICES	OEIC SOLAR CELLS GaAs IC's POWER DEVICES
特長	作成簡単 現実的	集積化容易 デバイス最適化可 基板は何でも良い 3層以上の積層も可	転位、欠陥密度小	量産性 大面积 集積化容易 プレーナ化可能
欠点	量産不可	アライメント? 量産性?	Siとの集積化困難 アライメント? III-V/Si界面抵抗大 大面积化? オリジナル基板の コスト? 熱ひずみ?	高転位密度 熱ひずみ
文献	(4)	(5)	(6)	(7)~(10)

図1 各種 III-V on Siの比較 (ELVIC=Element Level Vertically Integrated Circuit, ELO=Epitaxial Lift Off)

2.1 ELVIC (Element Level Vertically Integrated Circuit) は、本来2つの集積回路を張り合わせ 集積度を上げるために考案されたものであるが、張り合わせる一方に発光素子を用いれば、III-V と Si の結合が可能である。(4)CMOSインバータとLEDを組み合わせたものが報告されており、その動作も確認されている。この方法は、簡単ではあるがプレナー配線が困難で、極めて特殊な方法を用いないかぎり量産性に問題がある。

## 2.2 ELO (Epitaxial Lift Off)

いわゆるELOとしてGaAsを別の基板上に形成する技術は、高価なGaAs基板を再利用するという発想で最初に考案され、太陽電池に適用された(5)。その後、エピ層を機械的に剥離するCLEFT (Cleavage of Lateral Epitaxial Films for Transfer)技術や(6)、材料複合化を意図したELOが発表された(7)。

GaAs基板上に $Al_xGa_{1-x}As$  ( $x>0.6$ ) 及びデバイス活性層を成長し、 $Al_xGa_{1-x}As$ をHFで選択エッチングすれば基板とエピ層を分離できる。新たな基板に、接着材あるいはファンデアワールス力でマウントすれば、どのような基板上にでもGaAsを形成できる。この方法により、高反射率基板上にLEDをマウントし、発光効率を大きく改善した報告や(8)、Si上金属配線の上にGaAs膜をマウントし、MSM (Metal · Semiconductor · Metal)光検出器が作製された例がある(9)。この方法は、シリコンプロセス終了後にGaAs系素子との集積を行なうのでそれぞれの素子の最適化が可能で、集積化も比較的容易である。どのような基板上にでもマウントできるが、集積化を行なう場合のアライメントおよび、量産性に疑問が残る。

## 2.3 ウエハボンディング

この方法はシリコン基板どうしを接着し、3次元ICや特殊なシリコン素子を作製するために提案されたものである。最近シリコンとIII-V族半導体の接続に同様の技術を用いる動きがある。InPエピ層をSi基板上にHFを挟んで密着し、乾燥後600℃で熱処理すれば原子レベルでボンドが形成される。この場合、InP表面原子が再配列を起こし、シリコン原子とボンドを形成する。その後、選択エッチングによりIII-V基板を除去すればIII-V on Si構造が形成される(10)。大面積基板どうしを張り合わせ、基板を除去すればIC用としても使用できる。

GaAs基板上に、AlGaAs/InGaAs系半導体レーザ構造と接着用InPを成長し、シリコン上にマウントした構造でレーザ動作が確認されている(10)。ホモエピ層を活性層に使用するので、転位密度が少なくデバイス特性の劣化が少ない。

一方、問題点としては、Si ICとの集積化が困難、エピ層と基板との電氣的接触が不十分、接着層の原子配列が同一でなければならぬのでアライメントがきびしい、面積が4インチ以上になるとIII-V基板が無い、除去してしまう基板のコスト、などがある。さらに、融着の段階で熱処理を行なうので、後述の熱歪みが発生する。

## 3 III-V on Siのエピタキシー(13)

以上の技術は、既存のデバイスを既存の技術で結合するものであるので現実的な方法であるが、それぞれ個別の問題がある。III-V on Siを達成する最も素直で汎用性の大きいアプローチは、ヘテロエピタキシャル成長のように思える

全く性質の異なる物質どうしのこのエピタキシーにおいては、当初から格子不整合、結晶形の不整合、及び熱膨張係数差による歪みの発生、が懸念された。これらのうち、2番目の問題だけは界面近傍を除いてほぼ解決されたが、格子不整合と熱膨張差にもとずく転位の発生は未だ解決されていない。

GaAsをSi上に成長する研究は1980年台当初からあったが(11)、研究が広がったのはいわゆる2段階成長法が提案され、再現性良く鏡面の層が得られるようになってからである(12)。この方法は、最初400-450℃程度の低温で薄い(約300Å)非晶質あるいは多結晶GaAsを成長し、続いて600℃以上の温度で成長を行なうものである。成長前の基板処理と、基板表面の活性化を適切に行なえば、再現性良く鏡面が得られる。肉眼には鏡面に見えても、この方法で得られる転位密度は

$10^8 \text{ cm}^{-2}$ 以上であり、デバイスに使用するには極めて不十分である。そこで、歪超格子や熱サイクルアニールなどが導入され、 $10^6 \text{ cm}^{-2}$  台にまで低減化が進んだが、成長後の降温過程で熱膨張係数差に基づく歪が発生し、それが新たな転位を生成するので、これ以上の低減は困難であった。すなわち、転位密度の低減のためには熱歪の低減が必要である。熱歪みは転移を増加させるだけでなく、発光素子の寿命を著しく短くしたり、ウエハの反りを大きくしマスクアラインメントを困難にしたりする。

### 3.1 歪の緩和法

エピタキシャル層中の歪みの発生源は、格子不整合と熱膨張係数差である。GaAsなどのIII-V族半導体の格子定数はSiのそれより大きいので、格子不整合によりエピ層中に圧縮応力が印加される。しかし、層厚が臨界厚さより厚くなると転位が導入され歪みは緩和される。臨界厚さを越えても歪みは急激には緩和されず、エピ層の




図2 成長後、エピ層に印加されるひずみの概略図 高温では少しのひずみで転位速度が大きくなり、転位が導入される。

厚さによっては、格子不整合による歪みが残留している。数 $\mu\text{m}$ 以上の厚さになると後者が前者より十分大きくなる。一方、熱膨張係数差による歪みは、引っ張り応力であり、厚さに依存せず一定である。この熱歪みが転移の動きを活性化し、新たな転移が導入される。転位増殖の割合は、転位速度 ( $= v_0 s^n \exp(eQ/kT)$ ,  $s$ : 応力) に比例するので、高温ほど大きい。この過程を図2に模式的に示す。この過程は、転移の運動が凍結される温度、 $T_f$ 、まで続き、室温では $T_f$ と室温の差に相当する歪みが印加される。 $T_f$ はGaAsでは $400^\circ\text{C}$ 程度であると言われている。

熱歪みの緩和法には大別すると次の3種類がある。

#### A. 低温成長

成長温度を $T_f$ 以下に下げれば、当然の事ながら歪みは小さくなる。低温成長の手段として、MEE(Migration Enhanced Epitaxy)と、水素添加MBE (Molecular Beam Epitaxy)が試みられている。どちらの方法においても、歪みの減少に伴う転移密度の低下が見られているが、成長後に $T_f$ 以上で熱処理を行なうと転移が発生する。低温成長膜の膜質にも未だ疑問があり、デバイスには応用されていない。また、MEEにおいては成長速度が極めて遅い点も問題となる。

#### B. 2層基板の使用

GaAsを成長する基板をSiに代えて、例えばSOI (Silicon on Sapphire)を使用すれば原理的に歪みは緩和する。これは、2層基板中に存在する応力が、その上に成長する膜中の応力を打ち消すためである。応力を打ち消すためには、2層基板中のいずれかの層の熱膨張係数が、エピ層のそれより大きいことが必要である。例として、GaAs on SOIの外、InP on GaAs on Siがある。この方法の問題点は、2層基板の結晶性が十分でない点である。

#### C. 形状効果

転移密度と応力を低減させる領域は、デバイスとして使用する限られた部分でのみでよい。GaAsの成長後に、図3に示す様な加工をすれば、歪みが緩和する。




図3 形状効果を用いたひずみの緩和 (a) メサ, (b) MRD (Mesa Release and Deposition), (c) UCGAS (Undercut GaAs on Si)

GaAsをSi上に選択成長するか、成長後に島状にメサエッチングすると、歪みが緩和される。これはメサ側面が自由端であることによっている。歪緩和が及ぶ範囲は、おおよそメサの高さ、すなわちエピ層の厚さの数倍程度である。実際、このような方法により応力が低減し、それに伴う転移密度の低減とPL発光強度の増大が観測されている。しかしながら、改善がなされる領域があまりに小さいのでデバイスには応用されていない。

そこでエピ層を基板から完全に分離する図3 (B) (C) に示すような方法が考案されている。図3 (B) はMRD(Mesa Release and Deposition)と呼ばれており、フォトレジストで支持した分離部を基板上に再付着させるものである。この方法は、オリジナル基板がシリコンであるということ以外はELOに近いが、成長した同じ部分にマウントするのでアライメントが容易である。しかし、確実に固定するにはプロセス上かなり注意が必要で、基板とエピ層との電氣的接続が完全でない。

図3 (C) は、本研究者が研究してきた構造であり、そのまま片側に支持部を残しており、UCGAS (Undercut GaAs on Si)と呼んでいる。エピ層厚が、 $3\mu\text{m}$ 以上であれば機械的強度に問題は無い。図4 に転位密度をフォトルミネッセンス像で評価した結果を示す。UCGAS中で著しい転位密度の低下が見られ、 $5 \times 10^5 \text{cm}^2$ 以下まで低減している。この値は、発光素子が作製できる程度に高温で成長した層の中では、最も低いものの一つである。

### 3.2 デバイス応用

エピタキシャルGaAs on Siの問題は依然多い。GaAs ICあるいはFETへの応用に関しては、表面の荒れがFETのしきい値電圧を変動させることが示されている。また歪みに基づくクラックの発生や反りはプロセスに制限を与える。しかしながら、高密度の転位はデバイス特性にあまり影響しない。また、Siの抵抗率が半絶縁性GaAsのそれよりも低いことから懸念されたサイドゲート効果や、周波数特性の劣化もそれほど悪くない事が示されている。富士通のグループは、4段階成長と呼ばれる成長方法や、エピ表面の研磨により表面荒れを抑え、GaAs基板上の素子と同程度の特性を得ている。

一方、発光素子は電子素子ほどうまくいっていない。これは、転位が非発光中心となって発光効率を低下させるためと、強い残留歪みにより寿命が著しく短かいためである。しかし、歪みを低下させた構造で長寿命素子が報告されている。一つは、InP on GaAs on Si上に作製した波長 $1.5\mu\text{m}$ 帯InGaAsP系レーザであり、すでに8千時間をこえる寿命が実証されている。この構造は、前述の効果により歪みが緩和されている。またInPでは転移の増殖が起こりにくく、またバンドギャップが狭いので非発光過程で格子に移るエネルギーが小さい。これらの要因により、寿命が延びたとされている。

UCGAS構造を用いたGaAs系LEDでは、歪みと転位密度が低減したことから、3千時間を越える寿命と、GaAs基板上のものと遜色のない発光効率値が得られている。InGaAs/GaAs /AlGaAs系レーザでは、活性層中の格子不整合に基づく歪みが熱歪みを打ち消すため、寿命が改善されている。いずれにしても、発光素子への応用に関しては、転移密度と歪みの緩和が、効率改善と長寿命化のカギである。

Si IC との集積化に当たっては、まだ問題がある。上述のInGaAsP/InP/GaAs/Si




図4 ホトルミネッセンス像による転位の評価 (a) プレーナ GaAs on Si, (b) UCGAS

レーザは、 $10\ \mu\text{m}$ 以上のバッファ層をSi上に成長しているのでプレーナ化が困難であるし、UCGASは特殊な加工を必要とする。集積化に当たっては面発光型の方が好ましいが、発表されているシリコン上面発光レーザは、未だしきい値が高い。集積用素子は数 $\mu\text{m}$ 角程度以下の小型で、しかも消費電力が小さい事が求められているが、これらの要求はホモエピ結晶を用いた素子でも困難である。

素子を小型化、小電力化するという方向は、シリコン上発光素子という観点からは好ましい方向である。 $10^6\text{cm}^2$ の転位密度は $10\ \mu\text{m}$ に一個の転位に相当する。よって、転位密度の絶対値を減少させなくても、その位置を制御できれば $10 \times 10\ \mu\text{m}^2$ 以下の素子が無転位部に作成できる。この意味でも、形状効果を用いた部分的歪み緩和は有効である。

#### 4 窒化物系青色発光素子の格子不整合ヘテロエピタキシ

III-V 化合物半導体における最近の大きなトピックスは、GaN をベースとした青色発光素子の実現である。この素子の実現には、実は本研究で開発してきた格子不整合ヘテロエピタキシ技術が大きな役割を果たしている。このデバイスは、サファイア基板の上に成長した高品質GaN が使われている。GaN は格子整合する基板が存在しないためエピタキシは格子不整合系にならざるを得ない。そこで、GaAs on Si で使われた2段階成長法が適用された。2段階成長法の低温成長バッファ層の役割もほぼ同様であるが、異なる点はGaN の成長温度がその分解温度より高いため、高温で成長を開始する前に低温成長バッファ層が蒸発してしまう可能性がある点である。転位の影響についてもGaAs on Si と全く同じであるが、GaN 中ではキャリアの拡散長が非常に短いので転位の影響は受けにくく、従って転位密度が高くても発光効率は劣化しない。また、結晶構造がウルツァイト型であるので、c面上に成長すると転位は基板に垂直に伝搬するので、歪超格子や熱サイクルアニールといった手法で転位を低減することはできない。転位が劣化に与える影響は今のところ不明ではあるが、GaAs on Si と同様非常に大きな影響を与えそうである。GaAs on Si と GaN は一見異なることが多いように見受けられるが、基礎に立ち返るとその類似性は非常に多い。GaAs on Si で培われた技術が役に立つことが期待されるゆえんである。

#### 5 まとめ

シリコン基板上に形成した発光素子作成技術の現状と、窒化物系青色発光素子の格子不整合ヘテロエピタキシについて述べ、両者の類似性について議論した。過去15年の間に格子不整合ヘテロエピタキシの重要な進歩がなされた。転位密度は依然として高いが、その生成メカニズムが理解され、それを低減あるいは回避するための手段が提案されている。

III-V on Si 技術がもたらした重要な点は、LPE時代には常識であった格子整合条件が緩和された点である。窒化物系青色発光素子の格子不整合ヘテロエピタキシはその好例である。今後も多くの格子不整合系のエピタキシーが行なわれ、材料選択の幅を広げることが予想される。この発展の基礎となったのは、GaAs on Si のヘテロエピタキシーである。

最後に本研究を支援していただいた高柳記念電子科学技術振興財団はじめ関係各位に深く感謝いたします。

## 引用文献

- (1) 広瀬全孝：“電子、光共存型集積システムの探求”、信学誌、75、4、pp.407-413 (1992-04).
- (2) 林巖雄、阿江忠、小柳光正：“光インタコネクション”、信学誌、75、9、pp.951-961 (1992-09).
- (3) 坂口光人、他：“多次元光回路技術の発展論文特集”、信学論(C-I), J75-C-I, 5, pp.211-395 (1992-05).
- (4) 笠原健一、磯田陽一、森山一郎、榎本忠儀：“InGaAsP/InP発光ダイオードとSiデバイスとの集積構造化”、昭60信学半導体、材料全大、1-98 (1985).
- (5) Konagai K., Sugimoto M. and Takahashi K.:"High efficiency GaAs thin film solar cells by peeled film trechnology", J. Crystal Growth,45, pp.277-280 (1978).
- (6) McClelland R.W., Bozler C.O. and Fan J.C.C.:"A technique for producing epitaxial films on reuseable substrates", Appl. Phys. Lett., 37, 6,pp.560-562 (Sept. 1980).
- (7) Yablonovitch Eli., Gmitter T., Harbison J.P. and Bhat R.:"Extreme selectivity in the lift-off of epitaxial GaAs films", Appl. Phys. Lett., 51, 26, pp.2222-2224 (Dec. 1987).
- (8) Schnitzer I., Yablonobitch E., Caneau C. and Gmitter T.J.:"Ultrahigh spontaneous emission quantum efficiency, 99.7 % internally and 72 % externally, from AlGaAs/GaAs/AlGaAs double heterostructures", Appl. Phys. Lett., 62, 2, pp.131-133 (Jan. 1993).
- (9) Camperi-Ginestet C., Kim Y.W., Jokerst N.M., Allen M.G. and Brooke M.A.:"Vertical electrical intyerconnection of compound semiconductor thin-film devices to underlying silicon circuitry", IEEE Photonics Technology Lett.,4,9, pp.1003-1006 (Sept. 1992).
- (10) Lo Y.H., Bhat R., Hwang D.M., Chua C. and Lin C.-H.:"Semiconductor lasers on Si substrates using the technology of bonding by atomic rearrangement", Appl. Phys. Lett., 62, 10, pp. 1038-1040 (March 1993).
- (11) Gale R.P, Fan J.C.C., Tsaur B-Y, Turner G.W. and Davis F.M.:"GaAs shallow-homojunction solar cells on Ge-coated Si substrates", IEEE Electron DEvice Letters, EDL-2, 7, pp. 169-171 (July 1981).
- (12)Akiyama M., Kawarada Y. and Kaminishi K.:"Growth of GaAs on Si by MOCVD", J. Crystal Growth, 68, pp.21-26, (1984).
- (13)このセクションの文献は非常に多いので一部だけを記す。GaAs on Si に関して：Fang S.F. et al.:"Gallium arsenide and other compound semiconductors on silicon", J. Appl. Phys. 68, 7, pp. R31-58 (Oct. 1990)、熱歪みに関して：酒井士郎：“Si基板上のGaAsの熱歪み”、固体物理、25、3、pp.193-201 (1990)、最近のデバイスに関して：Extended Abstracts of the 1992 Int. Conf. on Solid State Devices and Materials, Symp. on "Hetero-epitaxy on Si" ,pp. 622 -688 (1992).